。

为了满足业务场景越来越严苛的性能要求#xff0c;人们想了许多方法来提…

从消费级产品到数据中心企业级场景NAND

Flash凭借其高性能、大容量、低功耗以及低成本等特性大受欢迎是目前应用最为广泛的半导体非易失存储介质。

为了满足业务场景越来越严苛的性能要求人们想了许多方法来提升基于NAND

Flash系统性能提升概览

是。

优化总线频率可以减少数据在总线上的传输时间频率越高单位时间内传输的数据量越多。

1.1

优化AC

Flash总线频率尽可能使用较小的时序参数进行操作。

特别是在Page

Size越来越大2K

16KB的情况下优化时序参数从而减小数据在总线上的传输时间显得尤为重要这也是过去二十多年来人们一直在持续努力的方向。

优化NAND

timing

差异。

姚明打篮球可以轻松抢篮板首先根本因素是他的身高优势其他的训练技巧是锦上添花。

NAND

如tRead,

这不是闪存系统优化考虑的事情这种事情交给原厂下一个产品优化吧。

有写AC

timing

主要是物理时序总会有一个差异性正态分布不可能是同一个值。

闪存器件允许

host

只需要改下闪存控制系统的记时、记数设定可能就完成这个优化了可以显著减少总的闪存操作如Read,

Write时间.

优化总线频率减小数据在总线上的传输时间还有一个方向是提高IO总线频率。

频率就是带宽

家里用上网对带宽感受特别明显百兆带宽升级到千兆带宽那滋味可美了不是吗对于闪存IO总线比如总线接口速率为200Mbps

(100MHz)时完成4KB数据传输需要大约40us但将总线接口速率提升到1600Mbps

(800MHz)时完成4KB数据传输仅需要大约5us。

国产SSD

致钛7100

Flash最小的逻辑操作单元读/写操作是串行执行的即一个读/写命令完成后才能进行下一个读/写操作。

Cache

Flash

Flash的固态存储产品能达到GB级别的读/写性能。

3.1多平面Multi

每个Plane

缓冲区允许用户并发读/写Die内的不同Plane。

实现原理和细节参考[深入理解SSD系列

闪存实战2.1.6]

通道内交错Interleave并发允许用户在满足一定约束的情况下在通道内的不同CE或CE内的不同Die之间进行交织操作3.3多通道channel)同时并发允许用户在不同的通道上并发执行独立的命令和数据操作图.

channel、4

Flash基础时序/指令优化到系统级的综合优化在实际应用中可以根据系统要求组合选用。

参考必看“芯”知识

NAND

Flash接口的演进史https://www.unionmem.com/news_detail-107-56.htmlONFI

spechttp://www.onfi.org/specifications2022,

Phison,

Interfaceshttps://phisonblog.com/nand-flash-101-flash-device-interfaces-2/2021,

https://phisonblog.com/***-evolution-of-mobile-nand-flash-memory-storage-2/芯片中的数学——均衡器EQ和它在高速外部总线中的应用https://zhuanlan.zhihu.com/p/48343011Micron,

Optimizing

https://www.docin.com/p-232060088.html