简介接口与引脚通信协议亚稳态RS232接收模块模块框图时序波形RTL

代码易错点Testbench

Receiver/Transmitter异步串行通信接口。

发送数据时并行转串行接收数据时串行转并行。

RS232UART包括多种接口标准规范和总线标准规范RS232为其一还有RS499、RS423、RS422、RS485等。

接口与引脚

帧结构包含8bit有效数据和起始位、停止位。

空闲状态是高电平起始位低电平停止位高电平。

低位数据先发后发高位。

假设我要传输字符“1”对应的ASCII码值是0x31即“0011

0001”

波特率假设波特率为9600Bps传输一个码元一个码元在这里代表一个二进制数就是1bit数据需要1/9600秒。

假设系统时钟50MHz周期为20ns那么传输1bit数据所需的时间为

(1/9600)/(20*e-9)

触发器采集输入信号时需要一定的建立时间和保持时间如果在这一期间输入信号发生变化那么触发器将无法稳定输出导致输出信号在高低电平间快速振荡即进入亚稳态。

不良影响

如果处于亚稳态的信号直接接入组合逻辑电路会导致亚稳态在整个系统中传递从而影响整个电路的运行导致不稳定。

解决方案

单比特信号可以采用“打两拍”多比特信号可以采用异步FIFO、格雷码、握手。

RS232接收模块

时钟50MHz每10ns翻转一次复位高电平异步复位RX接收的串口数据DATA处理后的数据并行输出FLAG置高时代表已处理好一帧数据只维持一个时钟周期

时序波形

{rx_reg3,rx_data[7:1]};elserx_data

rx_data;end//

如果数据是多位的赋值时需要注意其位宽大小。

如果一个多位宽的数据赋值为“1’b0”这将只赋值给这个数据的最低位其他位将保留原值与本意相悖。

Testbench

1b1;#100;rx_bit(8b1001_0001);rx_bit(8b0101_0010);rx_bit(8b1110_0101);rx_bit(8b0110_1000);rx_bit(8b0110_1011);rx_bit(8b0011_0110);rx_bit(8b0001_1110);end//

rx_bit函数生成串行数据task

#(.UART_BPS(9600),.CLK_FREQ(50_000_000))tb_RS232_RX(.clk

(clk

时钟50MHz每10ns翻转一次复位高电平异步复位DATA待发送的并行数据FLAG数据标志位TX输出处理后的串行数据

时序波形

的状态而置低其余时刻保持不变。

BAUD_CNT、BIT_FLAG

BAUD_CNTBAUD_CNT

#(.UART_BPS(9600),.CLK_FREQ(50_000_000))tb_RS232_TX(.clk

(clk),