xmlns="http://www.w3.org/2000/svg"

style="display:

STM32F103最小系统核心板原理图设计工程实践

在嵌入式硬件开发中，一个稳定、可靠且可扩展的最小系统是所有后续功能实现的基础。

本节将完整呈现一款面向学习与工程验证的STM32F103RCT6核心板原理图设计全过程。

该设计并非理论推演，而是基于真实PCB打样、SMT贴片及上电验证的闭环工程实践。

核心目标是构建一块尺寸紧凑（最终PCB尺寸为3.3mm

5.5mm）、接口完备、调试便捷且具备RTC独立供电能力的通用核心板。

所有设计决策均源于对芯片数据手册的深度解读、对生产制造工艺的尊重，以及对开发者实际使用场景的反复权衡。

1.1

设计哲学与工程约束

本设计遵循“先实现、后优化”的渐进式开发原则。

其底层逻辑在于：对于初学者，点亮一个LED或通过串口打印一行字符所带来的正向反馈，其激励价值远超对寄存器时序的抽象理解；对于工程师，一套统一的硬件平台能极大降低团队协作中的沟通成本与环境差异。

因此，本方案明确拒绝从零开始设计每一个元器件封装，而是充分利用立创商城提供的、经过SMT工艺验证的标准封装库。

这并非偷懒，而是将宝贵的工程精力聚焦于系统级架构与信号完整性等真正关键的环节。

设计的核心约束条件有三：尺寸最小化、调试最简化与扩展最灵活化。

尺寸上，放弃传统杜邦线排针，采用2.54mm间距双排20Pin插针，既保证手工焊接可行性，又为底板堆叠预留空间；调试上，集成USB转串口（CH340C）与SWD下载接口，确保无需额外调试器即可完成固件烧录与日志输出；扩展上，将除电源、复位、晶振外的所有GPIO引脚（共37个）全部引出至两组排针，为后续连接ESP8266、OLED、传感器等模块提供物理基础。

这种约束驱动的设计，使每一处取舍都具备清晰的工程目的，而非主观偏好。

1.2

开发环境与资源准备

原理图设计工具选用Altium

Designer

14.2，此版本在稳定性、库管理及与国产EDA平台兼容性上达到良好平衡。

虽AD20/21或立创EDA亦可胜任，但工具链的统一是团队协作的前提。

所有元器件均来自立创商城标准库，其核心价值在于：所有封装均已通过SMT贴片机的焊盘尺寸、钢网开孔及回流焊温度曲线验证，规避了因自绘封装导致的虚焊、连锡等量产风险。

设计伊始，需预先构建两个核心库文件：

/>-原理图库（SchLib）：包含STM32F103RCT6、CH340C、RT9193-33GB、USB-B型座、轻触按键等所有IC与有源器件的符号。

/>-PCB封装库（PcbLib）：包含上述器件对应的、经SMT认证的物理封装，如SOT-23-5（RT9193）、SSOP-20（CH340C）、USB-B的直插/贴片封装、6×6mm轻触开关等。

库文件的构建并非简单拖拽。

以CH340C为例，需在立创商城搜索器件型号，下载其官方数据手册，确认其引脚定义（特别是VCCIO、GND、TXD、RXD、D+、D-）与推荐电路（如VCCIO端需接0.1μF去耦电容）。

随后，利用立创EDA的“立即使用”功能，将其原理图符号与PCB封装一键导入AD工程。

此过程确保了原理图与PCB之间的电气与物理一致性，是避免“画得出来、贴不出来”这一致命陷阱的第一道防线。

1.3

主控芯片与电源系统设计

STM32F103RCT6作为核心，其64-pin

LQFP封装提供了丰富的外设资源。

原理图中，U1即为此主芯片。

其电源引脚（VDD/VSS）的处理是整个系统稳定性的基石。

F103系列要求数字电源（VDD）与模拟电源（VDDA）严格分离，并在各自入口处配置去耦网络。

本设计中，VDDA引脚（Pin

19,

49）被明确标识为模拟供电域，需就近接入一个100nF陶瓷电容至模拟地（VSSA）。

而所有数字VDD引脚（Pin

23,

64）则统一接入由RT9193稳压器输出的3.3V数字电源轨。

RT9193-33GB是一款SOT-23-5封装的低压差稳压器，其输入电压范围为2.5V–5.5V，输出固定3.3V，最大输出电流300mA，完全满足F103的功耗需求。

其外围电路严格遵循数据手册推荐：输入端（IN）与输出端（OUT）各并联一个1μF

X7R陶瓷电容至地（GND），以抑制高频噪声；使能端（EN）直接上拉至输入电压（VCC5V），确保芯片常开；旁路端（BP）则通过一个22nF电容接地，用于提升环路稳定性。

该设计摒弃了传统AMS1117方案，原因在于RT9193体积更小（SOT-23-5

SOT-223）、静态电流更低，且在300mA负载下压降更小，更适合空间受限的核心板。

电源指示电路（Power

LED）是硬件调试的第一道“健康检查”。

本设计选用一颗绿色0603贴片LED（D1），其阳极通过一个2kΩ限流电阻（R1）连接至3.3V电源轨，阴极直接接地。

当3.3V电源建立，LED即亮起，直观表明电源系统工作正常。

此处选用绿色而非红色，是为避免与后续用户LED混淆，体现设计细节上的区分意识。

1.4

晶振与RTC实时时钟电路

STM32F103的时钟系统由两个独立晶振构成：主系统时钟（HSE）与实时时钟（LSE）晶振。

主晶振（Y1）采用8MHz、5032封装的无源晶振，其两端（X1,

X2）各接一个22pF的NP0/C0G材质瓷片电容（C1,

C2）至地。

此值非随意选取，而是依据晶振厂商数据手册中指定的负载电容（CL）计算得出。

对于标称CL=20pF的晶振，22pF电容能提供最佳匹配，确保起振可靠与频率精度。

值得注意的是，部分开发板会在晶振一端串联一个0Ω或10Ω电阻（R2），其作用是阻尼振荡环路，防止过冲与谐波干扰。

本设计虽未焊接此电阻，但已预留焊盘，为后续解决特定批次单片机不起振问题提供硬件冗余。

RTC晶振（Y2）采用32.768kHz、圆柱形或SMD封装的专用低频晶振，其引脚（OSC32_IN,

3与Pin

4。

同样，其两端各接一个22pF电容（C3,

C4）至地。

LSE晶振的可靠性直接决定RTC计时的准确性，因此其走线必须短而直，远离高速数字信号线，并尽可能包裹在地铜皮之下，以减少电磁干扰。

本设计中，LSE晶振被刻意布局在PCB边缘，远离主芯片的高频噪声源，这是保障RTC长期稳定运行的物理层保障。

1.5

复位与启动模式配置

STM32F103的复位电路（NRST）是系统可靠启动的关键。

本设计采用RC复位方案：一个10kΩ上拉电阻（R3）将NRST引脚（Pin

7）拉至3.3V，一个100nF电容（C5）连接NRST与地。

上电瞬间，电容呈短路态，NRST为低电平，触发复位；随着电容充电，NRST电压上升，当超过阈值后，复位结束，MCU开始执行。

此电路简单有效，成本低廉。

启动模式（BOOT0/BOOT1）决定了MCU上电后从何处加载代码。

F103支持三种模式：主闪存存储器（BOOT0=0,

BOOT1=x）、系统存储器（BOOT0=1,

BOOT1=0）和内置SRAM（BOOT0=1,

BOOT1=1）。

本设计将BOOT0（Pin

R5）下拉至地，强制系统默认从主闪存启动。

同时，在BOOT0引脚上预留一个0805封装的0Ω电阻（R6）焊盘，一端接地，另一端悬空。

当需要进入ISP模式（如Bootloader升级）时，仅需焊接此0Ω电阻，即可将BOOT0拉高，无需任何跳线帽操作，极大提升了现场维护的便捷性。

这是一种典型的“默认安全、按需启用”的硬件设计哲学。

1.6

调试与通信接口设计

调试接口采用ARM标准的SWD（Serial

Wire

Debug）协议，仅需SWDIO（Pin

46,

PA14）两根信号线。

为确保信号完整性与上电状态确定，两根线均通过10kΩ电阻（R7,

R8）上拉至3.3V电源轨。

此上拉电阻不仅为SWD总线提供确定的空闲电平，还能在调试器未连接时，防止引脚悬空导致的误触发或功耗增加。

USB转串口电路是开发者与MCU交互的“生命线”。

本设计选用CH340C芯片，其优势在于成本低廉、驱动成熟、兼容性好。

USB-B型座（J1）的VBUS（Pin

1）直接作为5V输入，GND（Pin

4）接地。

CH340C的VCC（Pin

20）与USB的VBUS相连，为其提供5V供电；其TXD（Pin

18）则分别连接至STM32的PA10（USART1_RX）与PA9（USART1_TX）。

此处连线为交叉连接，符合UART通信的基本规则：发送端（TX）对连接接收端（RX）。

CH340C的VCCIO引脚（Pin

=

TTL。

由于STM32F103的I/O口耐压为5V，但其逻辑高电平阈值为0.7*VDD=2.31V，因此5V电平可被安全识别。

但为最大限度降低功耗与电平转换风险，本设计将CH340C的VCCIO通过一个0.1μF电容（C6）接地，使其工作在内部3.3V模式，从而与MCU的3.3V

I/O电平完美匹配。

该电容是CH340C数据手册中明确要求的，不可或缺。

1.7

用户外设与扩展接口

为便于核心板的独立功能验证，设计中集成了一个用户LED（D2）与一个用户按键（SW1）。

LED采用绿色0603封装，其阳极通过一个限流电阻（R9）连接至3.3V，阴极则连接至一个未定义的GPIO引脚（例如PB0）。

此设计意图明确：LED不直接常亮，而是由软件控制其亮灭，从而成为最基础的“Hello

World”验证点。

按键（SW1）采用6×6mm轻触开关，其一端接地，另一端通过一个10kΩ上拉电阻（R10）连接至3.3V，并引出至另一个GPIO引脚（例如PB1）。

按键按下时，GPIO读取到低电平（0），释放时为高电平（1），形成一个清晰的电平变化事件，可用于中断触发或轮询检测。

核心板的生命力在于其扩展能力。

本设计将除电源（VCC5V,

VCC3V3,

GND）、复位（NRST）、调试（SWDIO,

D+,

OSC32_OUT）之外的所有GPIO引脚，全部引出至两组标准2.54mm间距的20Pin双排针（J2,

J3）。

总计40Pin，扣除重复的地与电源引脚后，实际可用GPIO为37个。

这些引脚的排列并非随机，而是按照功能分组：将同一外设的引脚（如SPI的SCK/MISO/MOSI、I2C的SCL/SDA）尽量安排在相邻位置，方便底板设计时布线。

例如，将USART2的TX/RX、I2C1的SCL/SDA、SPI1的SCK/MISO/MOSI等集中布置，这体现了“面向底板设计”的系统思维。

1.8

RTC独立供电与后备电池接口

RTC的持续计时能力是本设计区别于普通最小系统的核心特性。

当主电源（VCC3V3）断开时，RTC必须依靠后备电源（VBAT）维持运行。

STM32F103的VBAT引脚（Pin

11）可直接连接一个3V纽扣电池（如CR1220）。

然而，直接连接存在风险：当主电源存在时，电池可能被反向充电；当主电源消失时，若无二极管隔离，电池电流可能倒灌至已断电的主电源网络。

本设计采用双二极管隔离方案（D3,

D4），其选型为1N4148（SOD-123封装）。

D3阳极接主电源VCC3V3，阴极接VBAT；D4阳极接电池正极，阴极接VBAT。

此结构下，当VCC3V3存在时，D3导通，D4因反偏而截止，VBAT由主电源供电；当VCC3V3消失时，D3截止，D4导通，VBAT由电池供电。

两颗二极管的压降（约1.2V）被VCC3V3与电池电压（3V）的差值所吸收，确保VBAT引脚电压始终在2.0V–3.6V的安全范围内。

后备电池座（J4）采用标准CR1220座，其负极直接接地，正极通过D4连接至VBAT。

在VBAT引脚附近，还放置了一个100nF去耦电容（C7），为RTC振荡器提供纯净的本地电源。

1.9

原理图验证与后续步骤

原理图绘制完成后，必须进行严格的电气规则检查（ERC）。

AD软件会自动报告所有未连接的网络、重复的元件标号、悬空的输入引脚等错误。

例如，若忘记为CH340C的GND引脚添加网络标签，ERC将报错；若两个电阻被错误地命名为R1，软件也会发出警告。

此外，人工核查同样重要：对照STM32F103数据手册，逐项核对所有电源引脚（VDD,

VDDA,

VBAT）、复位引脚（NRST）、启动引脚（BOOT0,

BOOT1）的连接是否正确；确认所有去耦电容（C1-C7）的容值、封装及连接位置均符合手册推荐。

完成ERC并通过后，下一步是PCB布局布线。

此时，需特别注意高速信号（如USB的D+/D-差分对、SWD的SWCLK）的等长与包地处理；确保晶振（Y1,

Y2）走线短直，并在其下方铺满地铜皮；为所有电源网络（VCC5V,

VCC3V3,

VBAT）规划足够宽度的铜箔，以承载预期电流。

最终，生成Gerber文件交付PCB厂，并同步生成BOM（Bill

Materials）用于SMT贴片。

本次设计的3.3mm

5.5mm核心板已在立创商城完成SMT打样，10片板卡总成本为134元（含黑色阻焊油墨）。

实物验证表明，该板卡在上电后，电源LED常亮，CH340C可被PC识别为COM端口，通过串口助手可收发数据，SWD接口可成功连接ST-Link进行在线调试与程序烧录。

这证明了从原理图设计到物理实现的全链条工程可行性。

后续，所有设计文件（原理图、PCB、BOM）将分享至知识星球，供读者下载、比对与二次开发。