我懂了。 说实话，我当前头都要炸了。我是个刚入行的菜鸟， 以前只写过点简洁的C语言，最近老板非逼着我学哪些Xilinx Vivado HLS，说是能直接开发坚硬件。我当时就想问，这玩意儿真实的能行吗？我花了良好几百块钱买了开发板，最终还是结果是到当前连个灯都还没点亮。我那个地方的倒霉的开发板，型号是TLZ7x-EasyEVM-S，这名字真实较长，念起来像绕口令一样。我质疑是不是创龙科学研究技术手段这帮人故意起这么较长来坑人的。但我还得坚硬着头皮学，不然薪资都没了。今天我就随便写点东西，发泄一下我内心的崩溃。别问我为哪些写成HTML，这是因为系统要求这样，我也不了解为啥，反正我也改不了。

这玩意儿到底是个啥？我看了一晚上说明书也没看懂

我刚启动学的时候，以为HLS就是较高级一点的C语言。毕竟我也学了几年编程了C++也懂一点皮毛。最终还是结果是一看Vivado HLS，良好家伙，全是命令行窗口。那个地方的黑底白字的界面看着就让人眼晕。我查了半天资料，说这东西叫High-Level Synsis，翻译过来就是较高级综合。我说翻译这么简洁干嘛，直接说这是C++写坚硬件不就完了吗？

礼貌吗？ 我看那个地方的网上的视频， 博主说“很简洁，一行代码搞定”，最终还是结果是我一行代码写上去就报错，报错报得我质疑人生。

非得整点洋文术语来显得我很较高端似的。我那个地方的朋友，就是那个地方的老王，他说这东西是给那一些不想学Verilog的人准备的。我说真实的吗？那我岂不是赚了？最终还是结果是我自己一写，发觉比Verilog还不容简单。Verilog良好歹有个逻辑，这HLS写出来我根本不了解它在干啥，全靠猜。那个地方的时钟周期，那个地方的资源条件占用率，看得我眼花缭乱。我就想问一句，这玩意儿能不能直接开发坚硬件啊？

我的开发板， 创龙科学研究技术手段的TLZ7x-EasyEVM-S，到底是个哪些神仙板子

废话不更多说我得提一下我这次用来测试的板子，不然你们都不了解我在说哪些。本次案例用到的是创龙科学研究技术手段的TLZ7x-EasyEVM-S开发板， 它是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020较高性能较低功耗处理器设计的异构更多核SoC评估板，处理器集成PS端双核ARM Cortex-A9 + PL端Artix-7架构28nm可编程逻辑资源条件，评估板由核心板和评估底板组成。核心板，平稳可靠，可满足各种工业生产应用周边环境，未来可期。。

我就纳闷了这板子参数这么良好，怎么到了我手里就这么不容简单搞？那个地方的PS端是ARM双核，听着挺唬人的，我也没用上。那个地方的PL端是Artix-7，28nm工艺，我也没看懂。我就只想让LED灯闪一下。最终还是结果是折腾了一晚上，那个地方的LED灯就是不闪。我质疑是不是板子较差了或者是我的USB线没插紧。那个地方的核心板看着挺专业的， PCB Layout也挺良好，较高较低温测试也验证了平稳可靠，可满足各种工业生产应用周边环境。这话说得我都想买一块回去当板凳坐了。但是我当前只想把它扔进垃圾桶，真实的，一点用都没有，连个Hello World都跑不起来。我就想问问，这板子能不能直接跑HLS代码？能不能，琢磨琢磨。？

我试着写了个加法器， 最终还是结果是报错了报错报得我质疑我是不是文盲

补救一下。 我不信邪，觉得确定是我太菜了。我就去网上找了个最简洁的例子，一个加法器。HLS不是能直接写C++吗？我就写了个函数，把两个数加起来。然后我就点那个地方的“Run HLS Synsis”，也就是综合。良好家伙，那个地方的进度条走了一下停住了。然后弹出来一个对话框，说有个错误。我当时就傻了我哪里来的错误啊？我明明就是两个数相加，连指针都没用，连内存都没开，怎么有可能报错？

也要.… 那个地方的资源条件占用率体现是0 LUT，0 FF。我说这是不是在忽悠我？明明我写了代码，怎么有可能0资源条件占用？这HLS柔软件是不是有Bug啊？还是我电脑中毒了？我越想越气，觉得自己被创龙科学研究技术手段和Xilinx给骗了。

我就去百度，去谷歌，搜那个地方的错误代码。搜了半天全是英文，看得我头较大。良好不简单找到一个中文论坛，说是那个地方的数据类型不对。我一看，我去，我用的是int，人家说要int32。 这东西... 我就改了改，又点综合。这次没报错了但是那个地方的时钟周期体现是0.5ns。我说这不对啊，我的电脑才几GHz，怎么有可能跑出0.5ns？这逻辑彻底不通啊。

那个地方的文档写得真实烂， 我提议他们把文档烧了

为了解决当前这个问题，我不得不去翻那个地方的开发板的文档。我就想说那个地方的文档是谁写的？是不是程序员写的？我看了一下简直是一坨屎。前言写得比较小说还较长，全是废话。然后正文一部分，就是一堆代码堆在一起，没有任意阐述。我想了解那个地方的函数是干嘛的，文档里只说“调用当前这个函数”。我想了解那个地方的参数是干嘛的，文档里只说“设置当前这个参数”。我就想问问，你们写文档是为了让人看懂吗？还是为了体现你们很厉害？我就想找个简洁的HLS例程，比如点亮LED，最终还是结果是翻遍了整个文档，找不到半个字。只有一些哪些“设备驱动指南”、“接口信号定义”。我说我只要让灯亮一下你跟我讲接口信号定义？我不看。我不看我就不学。反正我也学不会。

我裂开了。 经过这一段时间段的折磨，我终于得出了结论。学习了解Xilinx Vivado HLS，能不能直接开发嵌入式坚硬件案例？我的回答是：不能。绝对不能。如果你是个崭新手， 如果你连基本的C语言都还没搞清楚，如果你连哪些是指针、哪些是结构体都不了解，你就别碰HLS。这玩意儿不是给普通人玩的。它是在用C++写坚硬件描写语言，这听起来很美良好，实际情况是很不容简单。

非要折腾到FPGA上去，省那几纳秒的时间段？真实的，我觉得我是个傻瓜，来日方长。。

你写的那行代码，在电脑上跑得飞迅速，但在FPGA上跑，你得考虑时钟、延迟、流水线。你还得考虑那个地方的哪些“性能目标”，设置较高了资源条件用得更多，板子跑不起来；设置较低了速度太缓慢，没意义。 百感交集。 我就这么一个简洁的加法器， 我调来调去，最后再来看综合出来一个最终还是结果是时钟周期是3.5ns，资源条件用了几百个LUT。我说这有哪些用？我直接用C语言写个程序在ARM上跑不就良好了吗？

地道。 而且，HLS开发出来的东西，调试起来特别麻烦。你在电脑上写代码，直接Ctrl+C，Ctrl+V就能运行。在HLS里你写完了还得仿真实还得综合，还得下载到板子上。每一步都有可能出错。一旦出错，你还得回头去改代码。改代码简单，改思路不容简单。你想通过修改代码来提升性能，有时候得沉重写整个函数。这简直就是脱裤子放屁，更多此一举。

没眼看。 那一些老工程项目师都说HLS只是辅助，不能彻底依赖它。

总体来看... 我以前学Verilog的时候，虽然也不容简单，但至更少了解自己在干啥。当前用HLS，我就像个黑盒操作员，看着那一些参数在那跳，彻底不了解它们代表了哪些。那个地方的流水线，那个地方的展开，那个地方的融合。我说这一些词儿谁听得懂啊？我觉得HLS就是个噱头，是给那一些不想学坚硬件语言的人准备的安慰剂。骗骗较小白还行，真实要搞工程项目，还得靠Verilog和VHDL。

虽然很不容简单， 但我还是得学，不然我就得失去工作了

说了这么更多较差话，其实我也不想这样。我了解当前坚硬件越来越十分沉关键，FPGA越来越火。我也了解老板给我当前这个任务是有原因的。但是真实的太不容简单了。我每天下班回家，只想躺在床上刷抖音，不想看那一些代码。看着那个地方的Vivado的界面我就想吐。那个地方的编译进度条，走得比我的人生规划还缓慢。有时候一编译就是半较小时半较小时啊，我能干更多更少个事啊？我就能刷完三个较短视频。等到编译完了一看最终还是结果是还是不行。我又得回去改。改了又错，错了又改。我感觉我的头发都在掉，以前我还有一头的头发，当前都迅速秃了。我老婆都问我，你是不是有病？我说我有病，我有学习了解障碍。我真实的觉得我的智商被碾压了，你我共勉。。

不过话说回来虽然过程很痛苦，但是偶尔会会也会有点较小惊喜。当我终于调通了一个例程，当我看到那个地方的LED灯按照我写的程序逻辑闪动的时候，那种成就感也是有的。虽然只有一瞬间，但是也能让我稍微振作一点。我觉得这就像是在爬山， 虽然累得半死，虽然路很不容简单走，但是当你爬到山顶，看到风景的时候，你会觉得这一切都值得。 往白了说... 但是我当前还在山脚下还在泥潭里打滚。我看不到山顶的风景，我只看到了满地的荆棘和泥巴。创龙科学研究技术手段的板子虽然良好，但是文档太烂，引起我入门都棘手。Xilinx的HLS虽然功能强较大较大，但是太繁杂，引起我根本学不会。我觉得我就像个夹心饼干，被夹在中间，里外不是人。

一下 给后来者的忠告

所以如果你也想学Xilinx Vivado HLS，如果你也想直接开发嵌入式坚硬件案例，我奉劝你三思而后行。，你得准备良好钱，买开发板，买教程，买数据线，有可能还要买生发剂，一言难尽。。

那个地方的TLZ7x-EasyEVM-S虽然不错，但是配套的资源条件太更少了。你就自己瞎琢磨吧。别指望别人能帮你，连我都不一定能帮你，这是因为我当前自己都还没搞明白。HLS这条路，真实的是一条不归路。一旦踏上去，就回不来了。你会看着普通的C++代码，然后把它变成一堆乱七八糟的RTL代码，然后看着那个地方的时钟频率发呆。你会觉得自己以前学的东西都白学了你启动质疑人生的意义。

嗯，就这么回事儿。 但是如果你真实的想挑战自我，想探索坚硬件的奥秘，那就去吧。别管我说的这一些丧气话。反正我也只是个菜鸟，我说的也不一定对。或许过两年，我自己搞明白了回过头来看，会觉得今天写的这一些都是垃圾。但是我当前真实的很烦，真实的很想睡觉。当前这个开发板还没点亮，那个地方的HLS还没跑通，我的作业还没交。我感觉我的人生就像当前这个还在编译的进度条一样，遥遥无期。我想问问创龙科学研究技术手段和Xilinx，能不能给个提示啊？能不能告诉我那个地方的0资源条件占用的加法器到底是怎么回事？我真实的想睡个良好觉了。

这就是我的经历，一个菜鸟学习了解Xilinx Vivado HLS的血泪史。希望能给那一些想入坑的人一点参考，也希望我能早日爬出当前这个坑。真实的，太不容简单了。