嵌入式微处理器

嵌入式微处理器采用冯诺依曼结构或哈佛结构#xff1a;前者指令和数据共享同一存储空间…2.嵌入式硬件系统基础

嵌入式硬件系统以嵌入式微处理器为核心主要由嵌入式微处理器、总线、存储器、输入/输出接口和设备组成。

嵌入式微处理器

嵌入式微处理器采用冯·诺依曼结构或哈佛结构前者指令和数据共享同一存储空间并通过同一总线访问而后者将程序和数据分开存储并使用独立的总线以提升数据吞吐率。

指令系统包括RISC精简指令集和CISC复杂指令集。

主流微处理器体系有ARM、MIPS、PowerPC、SH、X86等时钟速度和总线数据宽度因体系不同而异。

嵌入式系统的总线一般集成在微处理器中可分为片外总线如PCI、ISA和片内总线如AMBA、AVALON。

总线种类与微处理器的结构密切相关。

存储器分为主存和外存。

主存用于存储可直接访问的代码和数据常见类型有ROM、EPROM、Nor

Flash、SRAM、DRAM等外存如NandFlash、SD卡用于存储其他信息容量大、价格低但处理器无法直接访问通常采用电子盘而非硬盘。

输入/输出接口和设备

嵌入式微处理器集成了大多数输入/输出接口和设备。

接口包括中断控制器、DMA、串行/并行接口等设备包括定时器、计数器、看门狗、RTC、UART、PWM、AD/DA、显示器、键盘和网络等。

基础特点

嵌入式微处理器以通用微处理器为基础与之相比具备体积小、重量轻、成本低、功耗低、可靠性高等优势并增强了工作温度范围和抗电磁干扰能力。

集成度

嵌入式处理器不仅集成了CPU核心、缓存、MMU和总线还集成了多种外设和接口如中断控制器、DMA、定时器、串口等通过高集成度实现低成本和低功耗的设计可采用单芯片或芯片组形式。

性能分类

性能分为低端价格低、性能≤50MIPS、中端150MIPS以上低功耗和高端用于高强度计算如VLIW架构和多处理器并行执行通过提升时钟频率、增加缓存及并行度来满足不同需求。

功耗管理

嵌入式系统严格限制功耗采用降低工作电压、动态调整时钟频率及关闭未使用功能块等策略同时提供运行、待命、时钟关闭等功耗管理模式优化总线和存储器规模以降低能耗。

成本控制

处理器成本受功能块数量、存储器大小、封装形式如PQFP或BGA、芯片尺寸等影响通过权衡性能和集成度控制价格此外不同架构如RISC、CISC、VLIW的代码密度也对成本有重要影响。

嵌入式处理器可以按照位数和用途进行分类。

按位数分为4位、8位、16位、32位和64位按用途分为嵌入式DSP用于数字信号处理采用哈佛结构优化FFT性能和通用嵌入式微处理器如SoC芯片集成通用处理器、总线、接口及设备。

主流嵌入式处理器系列

当前主流嵌入式微处理器包括ARM系列、MIPS系列、PowerPC系列、SuperH系列和X86系列这些系列中产品种类繁多总计超过上千种。

ARM处理器

ARM处理器作为主流32位RISC处理器具有低功耗、高性价比和高代码密度的特点广泛应用于手机、游戏机、手持PC和机顶盒等。

其分类包括应用处理器高性能、实时控制器实时响应和微控制器低功耗、低成本并支持多种架构版本如ARMv4、v5、v6及最新的ARM

X86系列

X86嵌入式处理器由AMD、Intel等提供广泛应用于工业控制和通信领域特别是国内嵌入式PC应用中表现突出。

PowerPCPPC系列

MPC系列Motorola和PPC系列IBM主要用于通信、消费电子、工业控制和军用设备等具有高度集成性如支持以太网控制器、显示控制器和低功耗便携式设备。

当前技术趋势包括多处理器技术如ARM

MPcore支持1-4个ARM11处理器的集成、64位处理器及优化SoC片内总线以扩展带宽。

华为Mate60所使用的麒麟9000S芯片是中国在芯片领域自主研发的重要突破。

按位数分类

嵌入式处理器按位数划分为4位、8位、16位、32位和64位。

其中32位处理器已成为市场主流占嵌入式市场总量的重要份额。

按用途分类

嵌入式处理器可分为嵌入式DSP和通用嵌入式微处理器。

嵌入式DSP专注于数字信号处理采用哈佛架构程序与数据分开存储优化了如FFT的处理速度通用嵌入式处理器通常为集成处理器核心、总线和外围接口的SoC芯片并可内嵌DSP协处理器。

主流嵌入式处理器系列

当前市场主流的嵌入式处理器系列包括ARM、MIPS、PowerPC、SuperH和X86系列。

其中ARM和MIPS广泛应用于消费电子PowerPC多用于工业控制和军用设备而X86系列因兼容性广泛用于嵌入式PC。

ARM处理器因功耗低、性价比高和代码密度高成为业界公认的标准。

其产品包括ARM7、ARM9、ARM10、ARM11和ARM

Cortex系列并根据应用场景分为应用处理器性能优先、实时控制处理器低功耗实时响应和微控制器成本最低。

ARM架构发展

ARMv4引入Thumb指令集提升代码密度和功耗效率ARMv5TE优化Thumb与ARM指令交互扩展DSP指令集ARMv6新增SIMD扩展、多处理器支持并优化内存和异常处理ARMv7定义应用A、实时R和微控制器M三种处理器配置提升多媒体处理能力和浮点性能。

华为自研嵌入式处理器

华为Mate60搭载的麒麟9000S芯片采用自主设计的“泰山”内核标志中国芯片技术突破。

该芯片采用国产制程工艺实现对美国技术的部分脱离同时通过12核心设计包含定制A78AE核心达到3.1GHz的高主频。

未来发展趋势

嵌入式处理器正在向多核架构和64位技术演进。

多核技术通过任务并行分解提升性能而64位技术在嵌入式SoC中实现片内总线的高效扩展解决系统性能与带宽瓶颈。

ARM的AMBA架构已支持8到1024位总线宽度推动嵌入式性能持续提升。

系统性能瓶颈及64位需求

系统性能瓶颈可能体现在处理器的计算能力、内存访问带宽以及片上总线的数据吞吐能力上。

对于嵌入式系统是否需要64位技术主要取决于应用场景中对64位地址如更大内存寻址能力还是64位数据如更高数据精度或处理能力的需求。

例如高性能计算或多媒体处理可能更需要64位数据而复杂操作系统和大内存应用更依赖64位地址支持。

嵌入式处理器的体系结构包含多层次的设计内容包括其编程模型、处理器的运行模式、工作状态、寄存器体系、异常处理机制以及内存与

I/O

嵌入式处理器支持多种数据类型包括字节型Byte8位宽、半字型HalfWord16位宽要求2字节对齐和字型Word32位宽要求4字节对齐。

处理器提供灵活的操作模式包括用户模式User

Mode和特权模式Privilege

Mode分别适用于普通任务和系统任务。

在用户模式下程序无法直接访问某些受保护的资源而必须通过异常机制改变处理器运行模式。

在特权模式下处理器可以完全访问所有系统资源。

此外模式的切换可以通过三种方式实现软件控制、异常触发或外部中断。

处理器模式

Mode用于运行普通用户程序不允许直接访问受保护的资源。

系统模式System

Mode与用户模式类似但具有访问所有资源的权限用于运行系统特权任务。

快速中断模式FIQ

Mode系统复位或异常处理时进入的模式主要用于操作系统管理。

终止模式Abort

Mode处理内存访问异常或非法操作。

未定义模式Undefined

Mode处理未定义指令执行的情况通常用于扩展指令集例如通过软件仿真扩展ARM或Thumb指令。

模式切换时处理器会自动保存当前状态到影子寄存器中以便在异常或中断处理完成后能快速恢复。

处理器工作状态

ARM状态执行32位ARM指令要求字对齐提供高性能。

Thumb状态执行16位Thumb指令要求半字对齐指令长度短代码密度高。

此外ARM还支持

Thumb-2扩展引入了新的32位指令集可以在Thumb状态下执行这种混合模式能够更好地平衡性能与代码密度。

ARM与Thumb状态之间的切换通过执行

BX指令

实现同时设置操作数寄存器的状态位[0]0为ARM1为Thumb。

状态切换不会影响处理器的模式或寄存器内容。

寄存器

R0-R7所有模式下共享的通用寄存器功能相同主要用于数据存储和运算。

R8-R12根据模式不同有两组物理寄存器一组用于FIQ模式另一组用于其他模式。

R13SP栈指针负责存储不同模式下的堆栈地址切换模式时自动切换到对应栈指针值。

R14LR链接寄存器用于保存函数调用的返回地址或异常返回地址。

R15PC程序计数器保存当前指令地址ARM状态下低2位为0Thumb状态下低1位为0。

6个状态寄存器

CPSR当前程序状态寄存器记录当前模式、条件标志、控制标志如中断使能标志和处理器状态。

SPSR保存的程序状态寄存器在异常模式下保存CPSR的值用于异常返回时恢复处理器状态。

影子寄存器是寄存器的物理映射R8-R14在不同模式下具有不同的影子寄存器用于快速切换。

异常处理机制

异常是由内部或外部事件触发的特殊情况处理器在异常发生时会暂停当前指令并跳转到预定义的向量地址执行异常处理程序。

异常的类型和优先级如下

Reset复位异常系统复位时触发进入Supervisor模式禁用FIQ和IRQ中断。

Undefined

Instructions未定义指令异常执行未定义指令时触发可用于扩展指令集。

SWI软件中断执行SWI指令时触发通常用于操作系统的系统调用。

Prefetch

Abort数据中止在数据读写阶段发生错误时触发。

IRQ中断请求异常外部IRQ信号触发用于常规外设中断。

FIQ快速中断异常外部FIQ信号触发用于高优先级数据传输中断。

异常发生时处理器会保存当前状态到影子寄存器R14和SPSR处理完成后通过恢复寄存器值返回正常执行流。

内存与I/O

内存映射编址即I/O设备与内存单元共享统一的地址空间。

ARM处理器访问I/O端口的方式与访问内存相同但I/O地址空间通常标记为不可缓存Uncachable和非缓冲Unbufferable。

I/O数据与控制

数据信息如键盘输入和显示器输出。

状态信息外设当前工作状态信号如READY信号和BUSY信号。

控制信息CPU发送的控制信号如读写控制信号、中断信号、片选信号等。

嵌入式系统的总线是一种关键的通信机制用于连接CPU、存储器和外围设备实现数据、地址和控制信号的传输。

根据位置划分总线分为

片内总线

片外总线。

片内总线连接CPU内部的功能单元如ALU算术逻辑单元、寄存器和缓存片外总线则连接CPU与存储器RAM、ROM以及I/O接口。

按照功能和信号类型划分总线分为

数据总线Dbus、地址总线Abus

总线宽度又称总线位宽表示总线在一次操作中能传送的数据位数例如16位总线可以传输16位数据。

总线宽度越大数据传输能力越强。

总线频率表示总线的工作速度单位为MHz。

频率越高总线传输速度越快。

总线带宽即总线的最大数据传输率用每秒传输的数据量MB/s衡量。

公式为总线带宽

总线宽度

总线频率。

例如32位总线在66MHz下的带宽为264MB/s。

总线的性能不仅取决于上述参数还受电路设计和硬件成本影响。

例如高速总线通常使用更宽的数据连接和更昂贵的电路但通过桥电路Bus

Bridge可以在高速总线与低速总线之间提供并行性和独立操作。

多总线系统

现代嵌入式系统常采用多总线结构将高速设备如存储器、处理器连接在高速总线中而将低速设备如外设连接在低速总线中通过桥Bridge将高速总线与低速总线进行互联。

桥在多总线系统中发挥重要作用允许不同速率的设备高效协同。

例如在一个典型的多总线系统中CPU、缓存和存储器控制器通过高速总线如AMBA

AHB连接外围设备如UART、SPI则通过低速总线如APB与系统通信。

桥的存在提高了总线之间的并行性并简化了总线操作。

AMBA总线架构

是ARM公司设计的一种嵌入式总线规范目前已发展到3.0版本。

AMBA总线包括三种主要总线类型

AHBAdvanced

Bus用于高性能模块的连接支持突发模式数据传输、事务分割以及流水线操作。

AHB可以高效连接处理器、片上和片外存储器支持一个或多个主单元如RISC处理器、协处理器和DMA控制器发起总线操作。

从单元如外存接口和总线桥接口响应主单元的读写操作并提供成功、失败或等待的反馈信号。

AHB操作分为两个阶段

地址阶段持续一个时钟周期在HCLK上升沿有效所有从单元在此时采样地址信息。

数据阶段持续一个或多个时钟周期通过HREADY信号控制数据传输的延续或完成。

ASBAdvanced

Bus用于低性能外设的连接通常作为AHB或ASB的子系统。

APB通过APB桥连接到AHB/ASB并实现以下功能

锁存地址直到数据传输完成。

地址译码和外部片选信号生成。

写操作时将数据驱动到APB总线读操作时将数据驱动回AHB/ASB。

通过PENABLE信号控制传输的时序。

APB从单元具有简单的接口依赖特定设计实现外设的控制和数据传输。

其操作信号如PSELx和PADDR决定目标寄存器的访问。

PCI与CPCI总线

是一种高性能32位或64位总线具有多路复用地址和数据总线并支持即插即用和中断共享。

PCI总线主要参数如下

数据宽度32位或64位。

总线速度33MHz或66MHz。

数据传输方式由一个主控设备Master发起操作目标设备Slave响应请求。

同一时刻总线只支持一对设备进行传输通过仲裁机制分配主控权。

PCI总线将PCI总线规范扩展为工业标准。

CPCI结合了PCI总线的高性能和欧洲卡结构的高可靠性广泛应用于高端嵌入式系统和工业控制领域。

CPCI定义了两种板卡尺寸3U:

100mm×160mm

Circuit用于短距离、低速的设备通信具有简单的双线结构SDA数据线和SCL时钟线。

SPISerial

Peripheral

Interface支持全双工、高速数据传输通过主从架构实现多设备通信。

USBUniversal

Serial

这些串行总线通过减少引脚数量和简化硬件设计提升了系统的模块化和扩展能力。

嵌入式系统的存储器是系统核心组成部分负责存储程序、数据及配置信息。

根据存储器的访问方式和功能可分为

高速缓存Cache、主存片内或片外存储器

外存如Flash存储和各种存储卡。

不同存储器在速度、容量、可靠性和成本上各有特点在嵌入式系统中常组合使用以实现高效运行和数据存储需求。

高速缓存Cache

是嵌入式处理器内部的高速存储器用于加速主存访问存放最频繁使用的数据和指令是主存中部分内容的副本。

Cache

以其速度高于主存的特点显著提升了处理器性能常见于32位嵌入式微处理器中。

Cache

数据被替换或移出时才更新主存这种方式能减少主存访问次数提高性能。

主存Primary

主存是处理器直接访问的存储器主要用于存放操作系统、应用程序以及运行时数据。

嵌入式系统中主存可位于

片内存储器SoC内部

片外存储器SoC外部。

片内存储器具有存取速度快的特点但容量较小片外存储器容量大但访问速度较慢。

主存类型

不需要刷新数据存储单元由六管电路组成具有低延迟、高速度的特点。

缺点容量小、成本高通常用于高速缓存Cache或小型片内存储。

典型芯片规格21141Kx4、61162Kx8、6225632Kx8等。

DRAM动态随机存取存储器

特性采用动态存储单元设计单管或多管电路需要定期刷新以保持数据完整性。

优点相比

SRAMDRAM

单位容量成本更低可用于较大规模存储。

工作方式采用行列地址选通机制地址被内部分为两路以减少引脚数需配备

DRAM

特性与处理器共享时钟信号能够同步工作。

其内置双存储阵列支持交替存储和数据读取显著提升数据读取效率。

优点是

DRAM

外存是处理器无法直接访问的存储器通常通过控制器接口进行操作用于存放用户数据、配置文件和其他持久性信息。

外存容量大但访问速度较慢。

在嵌入式系统中外存多以

电子盘使用半导体芯片存储数据

具有大容量、低成本、高回写速度等优点是外存的主流选择。

用途可独立作为外存使用也可组成各种存储卡如

USB

特性具有快速随机访问、电压低、功耗低的优点稳定性较高适合固件和操作系统存储。

MMC多媒体卡

特性支持高频率26MHz和52MHz数据总线宽度灵活1到8位传输速率可达52MB/s。

应用场景适用于移动设备和便携式电子设备提供低功耗和小尺寸解决方案。

SD卡

联合推出是一种标准化的存储卡提供不同尺寸标准、mini、micro和容量。

应用场景被广泛用于移动存储、智能手机和数码相机中。

Compact