xmlns="http://www.w3.org/2000/svg"

style="display:

PCB设计工程化流程导论：从原理图到可制造板卡

在嵌入式硬件开发中，PCB设计绝非单纯将原理图元件拖拽到画布上的视觉排布过程。

它是一套严谨的工程化流程，其输出质量直接决定后续焊接良率、信号完整性、EMC性能乃至整机可靠性。

尤其对于STM32最小系统板这类以功能验证与快速迭代为目标的开发板，设计者必须在“满足基本电气功能”与“兼顾可制造性、可调试性、可扩展性”之间取得精确平衡。

本节所阐述的八步法——板框定义、规则设置、接口定位、模块化布局、分层布线、覆铜与内电层处理、DRC验证、项目归档——并非教条式的操作清单，而是工程师在无数项目踩坑后凝练出的决策框架。

每一个步骤背后，都对应着明确的物理约束（如PCB厂加工能力）、电气约束（如阻抗控制、噪声耦合）与人因工程约束（如调试探针空间、按键手感）。

当新手面对AD19界面中密密麻麻的菜单与参数时，若能理解“为何在此刻执行此操作”，而非机械记忆点击路径，便已迈出了成为合格硬件工程师的关键一步。

2.

板框定义：结构约束的工程起点

板框（Board

Outline）是PCB设计的物理边界，它不仅是机械尺寸的标定，更是整个设计流程的基准坐标系。

在AD19中，板框必须严格定义在Keep-Out

Layer（禁止布线层）上，这是由PCB制造工艺决定的硬性要求：该层图形将被直接用于数控铣床的轮廓切割程序。

任何在其他层（如Top

Layer）绘制的线条，无论多么精确，都无法被工厂识别为板边，最终导致板子无法被正确裁切。

2.1

坐标原点与尺寸精度的工程取舍

本课程中采用的41.7mm

53.9mm尺寸，并非源于某份严苛的结构图纸，而是对Digilent、ST官方评估板（如Nucleo-L412KB）的逆向工程参考。

对于毕业设计或竞赛用开发板，其核心诉求是功能验证与快速原型，而非工业级结构装配。

因此，此处的尺寸精度遵循“够用即止”原则：

/>-长宽公差：±0.2mm完全可接受。

AD19中通过M（Move）命令配合X/Y坐标输入实现精确定位，例如将一个过孔沿Y轴负方向移动41.7mm，即定义了板子高度。

过度追求微米级精度不仅无益，反而会因钻孔偏移、板材涨缩等实际制造误差导致装配困难。

/>-原点位置：强制设定在左下角（Origin

Bottom-Left）。

这是行业通用惯例，确保所有后续坐标（如器件位号、测试点）的绝对位置可预测。

若原点随意置于板中心或右上角，将极大增加生产文件（Gerber、Drill）解析与SMT贴片编程的复杂度。

2.2

圆角处理：可制造性与安全性的双重考量

直角板边在PCB制造中存在两大隐患：一是铣刀换向时易产生毛刺，影响边缘平整度；二是在设备安装或手持操作中，尖锐直角易划伤操作者。

因此，标准做法是为板框添加圆角（Fillet），半径通常取0.5mm至1.0mm。

在AD19中实现此操作需注意：

/>-绘制方法：禁用自由绘制直线后手动拉角的方式。

应直接使用Place

Arc

(Center)命令，以板框拐角为圆心，精确指定半径。

此方法生成的圆弧是数学上完美的几何实体，而手动拖拽产生的“伪圆角”在DRC检查中可能被识别为不连续线段，导致后续铺铜异常。

/>-线宽设置：板框线宽应设为0.2mm（8mil）。

此值是PCB厂CAM软件识别轮廓线的典型阈值。

过细（如0.1mm）可能导致铣刀路径丢失；过粗（如0.5mm）则会在板边形成不必要的“凸缘”，影响结构件紧密贴合。

完成板框绘制后，必须执行Design

Board

Objects。

此操作将AD19中零散的线条对象，正式注册为具有物理意义的“板子形状”。

未执行此步骤前，所有后续的铺铜、DRC检查均无法正确识别板边界，是新手最常忽略的关键动作。

3.

设计规则（Rules）：电气与工艺的契约

设计规则（Design

Rules）是工程师与PCB制造商之间的技术契约，它将抽象的电气需求（如信号完整性、电源载流能力）转化为具体的物理参数（线宽、间距、过孔尺寸）。

在AD19中，规则设置绝非“一键导入模板”即可高枕无忧，而需根据项目实际需求进行精细化配置。

本节聚焦于四类对STM32最小系统板至关重要的规则。

3.1

电气规则（Electrical）：安全间距的底层逻辑

Clearance（间距）规则是DRC报错的首要来源，其本质是防止不同网络间因绝缘失效导致短路。

对于两层板的STM32开发板，需区分对待：

关键操作技巧：在Clearance规则编辑器中，将Minimum

Clearance设为7mil后，务必勾选Allow

Different

Only。

此选项意味着：同一网络（如GND）内的不同铜皮、焊盘、走线之间，不再受此间距约束。

这是实现大面积铺铜（Copper

Pour）的前提，否则整个GND网络将因自身铜皮间距不足而报错。

3.2

物理规则（Routing）：线宽与过孔的载流能力匹配

线宽（Width）与过孔（Via）规则直接决定PCB的载流能力与信号完整性。

• 线宽设置：采用双值策略。

  Preferred

  Width设为8mil，适用于绝大多数信号线；Maximum

  Width设为20mil，专供电源主干道（如USB

  5V输入、3.3V输出）。

  此设计允许工程师在布线时按需切换：选中走线后按Tab键，在属性面板中将Width改为20mil，即可生成符合载流要求的加粗走线。

  若仅设单一Minimum

  Width为8mil，则所有走线被强制锁定，无法灵活应对大电流需求。

• 过孔设置：Hole

  Size（钻孔直径）设为10mil，Diameter（焊盘外径）设为20mil。

  此1:2比例是业界标准，确保过孔在经历多次回流焊热循环后，仍能维持可靠的金属化孔壁连接。

  对于STM32最小系统板，无需使用更复杂的盲埋孔或微孔，标准通孔（Through

  Hole

  Via）完全满足需求。

3.3

Connect）：解决铺铜的“虚焊”痛点

Polygon

Connect

Style（覆铜连接样式）是新手布线后DRC报错的另一大根源。

其核心矛盾在于：如何让大面积覆铜（如GND

Plane）既与焊盘可靠电气连通，又避免在焊接时因铜皮散热过快导致“冷焊”（Cold

Solder

Joint）。

• 推荐配置：
• Relief

  Connect（十字连接）：对所有焊盘启用。

  此模式在焊盘与覆铜间插入四条细铜桥，既保证电气导通，又大幅降低焊盘热容，使锡膏能均匀熔融。

• Relief

  Conductors（连接铜桥宽度）：设为15mil。

  过窄（<10mil）易在DRC中被误判为断线；过宽（>20mil）则削弱散热隔离效果。

• Relief

  Gap（连接间隙）：设为10mil。

  此值是焊盘外径与连接铜桥起始点的距离，10mil为最佳平衡点。

若错误地将Polygon

Connect（直接连接），覆铜将如“焊锡膏”般完全包裹焊盘。

在手工焊接或返修时，烙铁热量会被巨大铜皮迅速吸走，导致焊点灰暗、不润湿，即典型的“虚焊”。

4.

接口器件定位：以CPU为核心的拓扑规划

在缺乏详细结构图纸时，接口器件的布局绝非凭空想象，而应遵循严格的信号流向与功能模块化原则。

其核心思想是：以STM32微控制器为“神经中枢”，所有外部接口按其数据/控制流向，呈辐射状分布于CPU周边。

4.1

CPU的黄金定位法则

STM32芯片（如L412KB）应放置于PCB板面中心区域，但需预留足够外围空间。

原因有三：

/>-布线拓扑最优：中心位置使所有I/O引脚到各接口的平均走线长度最短，减少信号反射与串扰。

/>-热管理冗余：MCU是板上主要热源，居中布局利于热量向四周PCB铜箔均匀扩散。

/>-调试便利性：SWD调试接口（SWCLK/SWDIO）通常位于MCU一侧，居中放置便于探针接入。

旋转角度实践：将MCU旋转45°，是开发板设计的经典技巧。

此举使相邻引脚间的飞线（Air

Wire）自然呈现45°斜角，极大缓解两层板布线拥塞。

现代SMT贴片机对此角度无任何兼容性问题，无需担忧贴装良率。

4.2

接口分组与区域划分

根据信号特性与物理连接需求，将接口分为三类区域：

关键避坑：绝不将USB座与SWD调试座置于MCU对角线两端。

此布局将迫使D+/D-差分线横跨整个板面，极易与电源线、时钟线发生长距离平行走线，引发严重EMI问题。

5.

模块化布局：从原理图到物理空间的映射

布局（Placement）的本质，是将原理图中的逻辑连接关系，映射为PCB上的物理空间关系。

模块化布局（Modular

Placement）是实现此映射的唯一高效方法，其核心是“功能分区、就近连接”。

5.1

基于原理图的模块识别

在AD19中，同步原理图后，所有器件已具备网络标号（Net

Name）。

此时应立即执行Tools

Component

Area（区域内排列器件）：

/>-划定区域：用鼠标在PCB空白处拖拽矩形框，覆盖所有已导入器件。

/>-自动聚类：AD19将自动分析网络连接密度，将强耦合器件（如MCU与其旁路电容、晶振）聚集于同一小区域。

此功能是识别“电源模块”、“时钟模块”、“复位模块”的快捷入口。

5.2

关键模块的布局细节

• 电源模块（LDO稳压电路）：
• 输入电容（10μF钽电容）必须紧贴LDO输入引脚（VIN），走线长度≤2mm。

  其作用是抑制来自USB电源的低频纹波。

• 输出电容（100nF陶瓷电容）必须紧贴LDO输出引脚（VOUT），走线长度≤1mm。

  其作用是提供高频瞬态电流，稳定3.3V输出。

• 致命错误：将输入/输出电容并排放置在LDO两侧。

  此布局导致电容到LDO引脚的走线形成环路，成为高效EMI天线。

• 晶振（HSE）模块：

• STM32外部晶振（8MHz）及其两个负载电容（通常22pF），必须构成一个紧凑三角形。

  晶振体、电容、MCU

  OSC_IN/OSC_OUT引脚，三点间走线总长应<5mm。

• 晶振区域下方PCB必须为完整GND铜皮，且禁布任何走线。

  此GND平面作为晶振的屏蔽层，隔绝数字噪声。

• 按键/LED模块：

• 按键一端接MCU

  GPIO，另一端接地（或VCC，取决于上拉/下拉）。

  其限流电阻（LED）或上拉电阻（KEY）必须与器件同侧放置，避免跨板走线。

• 所有按键/LED的GND引脚，应就近连接至最近的GND过孔，而非长距离走线至电源模块GND。

  此“就近打孔”原则，是构建低阻抗GND回路的基础。

6.

分层布线策略：两层板的走线艺术

对于成本敏感的STM32最小系统板，双层板（Top

Layer

Layer）是首选方案。

其布线成功的关键，在于明确的层分工与严格的走线纪律。

6.1

层功能定义

• 顶层（Top

  Layer）：信号主导层。

  承载所有关键信号：MCU

  I/O、USB

  D+/D-、SWD信号、晶振、按键/LED信号线。

  此层走线优先级最高，力求最短、最直。

• 底层（Bottom

  Layer）：电源/地主导层。

  承载所有电源网络（5V,

  3.3V）与完整的GND平面。

  此层应尽可能100%铺铜，形成低阻抗参考平面。

6.2

关键信号布线规范

• USB差分线（D+/D-）：
• 必须全程在顶层布线，禁止换层。

  换层会引入阻抗不连续点，导致信号反射。

• 两线严格等长（Length

  Matching），长度差≤5mil。

  AD19中可通过Interactive

  Length

  Tuning工具实时调整。

• 两线间保持恒定间距（Spacing），通常为5mil。

  此间距决定差分阻抗（约90Ω），是USB2.0协议合规的前提。

• 电源走线（5V,

  3.3V）：

• 采用“树状分支”而非“菊花链”。

  USB

  5V输入点为根，分支至LDO输入、USB座VBUS检测等节点；LDO

  VDD、LED供电等。

• 主干走线宽度≥20mil，分支≥12mil。

  宽度计算公式：Width(mil)

  =

  400。

  USB最大500mA，故5V主干需≥20mil。

• GND网络：

• 底层铺铜前，先手工布设数条关键GND“骨干线”：MCU

  GND引脚→LDO

  GND→USB座GND→SWD调试座GND。

  这些骨干线宽度≥25mil，确保低阻抗。

• 骨干线间通过大量GND过孔（Via）互联，过孔间距≤50mil。

  此结构形成GND网格（GND

  Grid），为顶层信号提供稳定回流路径。

7.

覆铜（Copper

Pour）与内电层处理：构建低噪声环境

覆铜不是简单的“填满空白”，而是构建可控的电磁环境。

对于双层板，覆铜的核心目标是：在底层创建一个完整、低阻抗、无分割的GND参考平面。

7.1

覆铜操作规范

• 网络绑定：覆铜前，必须双击覆铜区域，在Properties面板中将Net下拉菜单设为GND。

  未绑定网络的覆铜是“死铜”，DRC会将其标记为未连接错误。

• 边界修剪：覆铜后，使用Tools

  Polygon

  Selected强制重铺。

  AD19将自动识别所有GND焊盘、过孔，并按Polygon

  Connect

  Style规则生成十字连接。

• 孤岛清除：覆铜完成后，执行Tools

  Polygon

  Copper。

  此操作自动删除所有未连接至GND网络的孤立铜皮，消除潜在的天线效应。

7.2

内电层（Internal

Plane）的适用性辨析

本课程中提及的“内电层处理”，在双层板设计中实际并不存在。

内电层（如Power

Plane,

Plane）是四层及以上PCB的专属概念，指在PCB内部层（Layer

Layer

3）上蚀刻的完整铜箔，专用于电源或地分配。

双层板仅有Top/Bottom两层，其“地平面”即由Bottom

Layer的覆铜实现。

混淆此概念，会导致新手在AD19中错误地尝试创建不存在的Layer

DRC（设计规则检查）：从报错到闭环的工程思维

DRC不是布线结束后的“验收考试”，而是贯穿设计全过程的实时反馈系统。

每一次成功的DRC检查，都是对设计规则理解深度的一次验证。

8.1

DRC报错的分类处置

• Un-Routed

  Nets（未布线网络）：最常见报错。

  需区分两类：

• 真实错误：如MCU的VSSA（模拟地）未连接。

  此为致命错误，必须补线。

• 预期报错：如GND网络因尚未覆铜而显示为未连接。

  此属正常，待覆铜后重跑DRC即消失。

• Clearance

  Constraint（间距违规）：需结合Clearance规则设置反推。

  若报错集中于某区域（如USB座附近），大概率是D+/D-差分线间距过小，或与USB外壳GND间距不足。

  此时应进入Design

  Rules

  Clearance，针对性调整相关网络的间距规则。

• Short-Circuit（短路）：极罕见，通常因覆铜时未正确绑定网络，导致不同网络铜皮意外相连。

  解决方案：Tools

  Polygon

  All，强制刷新所有覆铜连接关系。

8.2

DRC报告的高效阅读

AD19的DRC报告窗口（Messages）默认按严重性排序。

工程师应养成习惯：只关注Error与Warning，忽略Information。

Information级提示（如“Found

123

pads”）无实际指导价值。

对于每个Error，双击即可跳转至PCB中具体位置，结合View

Board

Net（高亮网络）功能，快速定位问题根源。

9.

项目交付与生产准备：从设计到实物的最后一步

完成DRC零错误，仅表示设计在电气层面“理论上可行”。

要产出可量产的PCB，还需完成以下生产文件准备：

• Gerber文件输出：File

  Fabrication

  Files。

  关键设置：

• Units：Inches（英寸）或Millimeters（毫米），需与PCB厂要求一致。

• Plot

  Layers：必须勾选Board

  Outline（板框）、Top

  Overlay（丝印）、Bottom

  Drill（钻孔文件）。

• Gerber

  Format：RS-274X（扩展Gerber），禁用过时的RS-274D。

• IPC-D-356网表文件：File

  Fabrication

  Netlist。

  此文件是PCB厂进行网络连通性（Flying

  Probe）测试的唯一依据，不可或缺。

• BOM（物料清单）：Reports

  Bill

  Materials。

  导出CSV格式，包含Designator（位号）、Comment（封装）、Description（器件描述）三列。

  此BOM是SMT贴片厂采购与编程的输入。

终极验证：在提交Gerber前，务必使用免费的在线Gerber查看器（如PCBWay的Gerber

Viewer）打开所有文件，目视检查：

/>-

GND覆铜是否覆盖整个底层，无意外分割。

这一步耗时不过五分钟，却能规避90%的“板子做回来发现丝印没了”、“USB座焊盘缺失”等低级返工错误。